Samenstelling van een microprocessor

Question

Hoe verklaren we het ontstaan van pipeline hazards? Hoe kunnen we structurele, data en controle hazards onderscheiden?

Answer 1

Pipeline hazards ontstaan als de volgende instructie niet meteen na de vorige instructie gestart kan worden.
Een structurele hazard ontstaat als de hardware niet in staat is om delen van 2 instructies gelijktijdig uit te voeren.

Een data hazard ontstaat als een pauze ingelast moet worden bij het uitvoeren van een instructie, omdat een instructie afhankelijk is van een andere instructie.

Een controle hazard kan optreden bij een spronginstructie.

Answer 2

Pipeline-register: extra register(s) in een microarchitectuur met pipelining, deze verdelen het datapad in een aantal trappen.

Forwarding (bypassing): hiermee kunnen we data hazards voorkomen door gegevens direct na bewerking te lezen in plaats van ze eerst in het register te schrijven, te wachten en ze dan pas op te halen (of de oude waarde over te nemen).

Pipeline stalls: optreden van een pauze in de pipeline omwille van een hazard.

Answer 3

CISC staat voor "complex instruction set computer", deze hebben een ingewikkelde instructieset.

RISC staat voor "reduced instruction set computer", deze hebben een vereenvoudigde instructieset.

Answer 4

Bij de keuze van het inrichten van geheugen van een computersysteem, hebben we drie factoren waar we rekening mee moeten houden, nl. kosten, grootte en snelheid. Toepassing van de geheugenhiërarchie en cachegeheugen biedt een compromis tussen deze afwegingen.

Answer 5

Gegevens die vaak gebruikt worden, kunnen volgens het principe van lokaliteit best zo dicht mogelijk bij de bron geplaatst worden. Het cachegeheugen zorgt hiervoor, omdat veelgebruikte gegevens hierin opgeslagen worden. Zijn de gegevens niet in het cachegeheugen aanwezig, kunnen ze worden opgehaald in het interne geheugen.

Answer 6

Hoe groter het cachegeheugen, des te groter de hitratio, maar des te hoger ook de kosten. Daarom wordt een afweging gemaakt, en de cache in verschillende niveaus opgedeeld. Zo is het eerste niveau klein, en dus ook lager in kostprijs. Daarna wordt eventueel een tweede en derde niveau aangebracht, dat nog steeds relatief klein is en dus ook nog redelijk laag in kostprijs. Eventueel een derde, ... niveau. Zo wordt toch een groot cachegeheugen bereikt zonder de hoge kostprijs.

Answer 7

Het cachegeheugen staat tussen de registers en het interne geheugen. Virtueel geheugen staat op dezelfde manier tussen het interne geheugen en het achtergrondgeheugen. Ze werken volgens hetzelfde principe, maar hebben een andere implementatie.